要使用make命令编译文件，首先需要创建一个Makefile文件来定义编译规则和依赖关系。Makefile是一个文本文件，包含了一系列的规则，每个规则定义了如何生成一个或多个目标文件。
以下是一个简单的Makefile示例：
CC = gcc
CFLAGS = -Wall
all: program
program: main.o functions.o
$(CC) $(CFLAGS) -o program main.o functions.o
main.o: main.c
$(CC) $(CFLAGS) -c main.c
functions.o: functions.c
$(CC) $(CFLAGS) -c functions.c
clean:
rm -f program *.o
在这个Makefile中，定义了一个all规则来编译生成program可执行文件。program依赖于main.o和functions.o两个目标文件，分别对应main.c和functions.c两个源文件。同时定义了clean规则来清理生成的目标文件和可执行文件。
编译文件时，只需要在命令行中输入make命令即可：
$ make
这样make命令会根据Makefile中的规则和依赖关系，自动编译生成可执行文件。如果只想编译某个特定的目标文件，可以在make命令后跟目标文件名，例如：
$ make main.o
