这期内容当中小编将会给大家带来有关CRC16 编码器的Verilog HDL 实现是怎样的，文章内容丰富且以专业的角度为大家分析和叙述，阅读完这篇文章希望大家可以有所收获。
CRC-16 码采用的生成多项式为
G(x) = x16 + x15 + x2 +1
module crc_16(
clk,rst,x,crc_reg,crc_s
);
input clk;
input rst;
input x;//serial input
output [15:0]crc_reg;
output crc_s;//the synchronous signal
reg [15:0]crc_reg;
reg [3:0]count;
reg crc_s;
wire [15:0]crc_enc;
always @( posedge clk)
begin
if(!rst)
begin
crc_reg<=16'b0;
count<=4'b0;
end
else
begin
crc_reg<=crc_enc;
count<=count+1;
if(count==0)
crc_s<=0;//the low level synchronous enable signal
else
crc_s<=1;
end
end
assign crc_enc[0]=crc_reg[15]^x;
assign crc_enc[1]=crc_reg[0];
assign crc_enc[2]=crc_reg[1]^crc_reg[15]^x;
assign crc_enc[14:3]=crc_reg[13:2];
assign crc_enc[15]=crc_reg[15]^crc_reg[14]^x;
endmodule
上述就是小编为大家分享的CRC16 编码器的Verilog HDL 实现是怎样的了，如果刚好有类似的疑惑，不妨参照上述分析进行理解。如果想知道更多相关知识，欢迎关注亿速云行业资讯频道。
免责声明：本站发布的内容（图片、视频和文字）以原创、转载和分享为主，文章观点不代表本网站立场，如果涉及侵权请联系站长邮箱：is@yisu.com进行举报，并提供相关证据，一经查实，将立刻删除涉嫌侵权内容。
