1、D:\Xilinx\13.3\ISE_DS\ISE\verilog\mti_se\6.5e\nt\simprims_ver
用于布局布线后仿真
2、D:\Xilinx\13.3\ISE_DS\ISE\verilog\mti_se\6.5e\nt\xilinxcorelib_ver
用于编译仿真有IP核的程序
3、D:\Xilinx\13.3\ISE_DS\ISE\verilog\mti_se\6.5e\nt\unisims_ver
用于功能仿真（行为仿真），用于XST综合后生成的综合后mode
免责声明：本站发布的内容（图片、视频和文字）以原创、转载和分享为主，文章观点不代表本网站立场，如果涉及侵权请联系站长邮箱：is@yisu.com进行举报，并提供相关证据，一经查实，将立刻删除涉嫌侵权内容。
