这篇文章主要介绍“服务器中怎么创建基本时钟周期约束”,在日常操作中,相信很多人在服务器中怎么创建基本时钟周期约束问题上存在疑惑,小编查阅了各式资料,整理出简单好用的操作方法,希望对大家解答”服务器中怎么创建基本时钟周期约束”的疑惑有所帮助!接下来,请跟着小编一起来学习吧!
Xilinx建议把时序约束和物理约束分开来写。(但是必须有一个作为target)
时序约束用于综合和实现,物理约束用于实现。
1时钟周期
2占空比
3相位
Waveform={上升沿时刻,下降沿时刻}
首先确定Primary clock指的是板子上提供的晶振的时钟,通常连接到FPGA的cc引脚上,另外一种情况就是吉比特收发器。后面所有的时序约束都来源于Primary clock。
Primary clock 指的是引脚上的时钟,创建一个时钟周期为10ns的代码
create_clock -period 10 [get_ports sysclk] //分配到sysclk这个管脚
2.1用户自定义生成时钟 命令:create_generated_clock
2.2自动推断出来的时钟 比如MMCM或者PLL或者BUFR(分频产生时钟)
这些都是不需要做约束的,只需要对primary时钟做约束
首先创建primary clock:
create_clock -name clkin -period 10 [get_ports clkin]
然后使用两种方法指定generate时钟:
第一种方式:create_generated_clock -name clkdiv2 -source [get_ports clkin]\ -divide_by 2 [get_pins rega/q]
第二种方式:create_generated_clock -name clkdiv2 -source [get_pins REGA/C]\ -divide_by 2 [get_pins rega/q]
第三种方式:create_generated_clock -name clkdiv2 -source [get_pins REGA/C]\
-edges {1 3 5} [get_pins rega/q]
可以对MMCM生成的时钟进行重命名:
create_generated_clock -name clk_rx [get_pins clk_gen_i0/clk_core_i0/inst \
/mmcm_adv_inst/clkout0]
3.1同步时钟
3.2异步时钟
3.3不可扩展时钟
到此,关于“服务器中怎么创建基本时钟周期约束”的学习就结束了,希望能够解决大家的疑惑。理论与实践的搭配能更好的帮助大家学习,快去试试吧!若想继续学习更多相关知识,请继续关注亿速云网站,小编会继续努力为大家带来更多实用的文章!
免责声明:本站发布的内容(图片、视频和文字)以原创、转载和分享为主,文章观点不代表本网站立场,如果涉及侵权请联系站长邮箱:is@yisu.com进行举报,并提供相关证据,一经查实,将立刻删除涉嫌侵权内容。